MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP6045618

Publication date:

1994-02-18

Inventor(s):

TANIZAWA YUKIHIKO

Applicant(s)::

NIPPONDENSO CO LTD

Requested Patent:

□ JP6045618

Application Number: JP19930094667 19930421

Priority Number(s):

IPC Classification:

H01L29/84; G01L9/04; H01L21/3205

EC Classification:

Equivalents:

Abstract

PURPOSE: To provide the manufacturing method, of a semiconductor device, wherein the semiconductor device can be worked to be thin without making a chip large-sized. CONSTITUTION:An n<-> epitaxial layer 102 is formed on a p<-> single-crystal silicon substrate (wafer) 101, and an integrated circuit part provided with an aluminum interconnection 121 for an isolation high potential is formed in the n<-> epitaxial layer 102. In addition, an aluminum interconnection 128 used to supply an electrochemical etching potential is formed in a scribing-line region in the n<-> epitaxial layer 102, the aluminum interconnection 128 and the aluminum interconnection 121 are connected via an n<+> diffused layer 127 used to supply an electrochemical etching potential, a prescribed region on the silicon substrate (wafer) 101 is removed by an electrochemical etching operation using the aluminum interconnection 128, and a diaphragm part by the epitaxial layer 102 is formed. Lastly, the scribing region is cut to form a chip, and an integrated pressure sensor is manufactured.

Data supplied from the esp@cenet database - I2

DUSID - 部

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-45618

(43)公開日 平成6年(1994)2月18日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H01L 29/84

B 9278-4M

FΙ

G 0 1 L 9/04 101

9009-2F

H 0 1 L 21/3205

7514-4M

H01L 21/88

Z

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

特願平5-94667

(71)出願人 000004260

(22)出願日

日本電装株式会社

平成5年(1993)4月21日

愛知県刈谷市昭和町1丁目1番地

(31)優先権主張番号 特願平4-135361

(72)発明者 谷澤 幸彦

(32) 優先日

平 4 (1992) 5 月27日

愛知県刈谷市昭和町1丁目1番地 日本電

装 株式会社内

(33)優先権主張国 日本(JP) (74)代理人 弁理士 恩田 博宜

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 チップの大型化を招くことなく薄肉化加工を 施すことができる半導体装置の製造方法を提供すること にある。

【構成】 p- 単結晶シリコン基板 (ウェハ) 101上 にn-エピタキシャル層102を形成し、n-エピタキ シャル層102にアイソレーション高電位用アルミ配線 121を有する集積回路部を形成する。さらに、n-エ ピタキシャル層102におけるスクライブライン領域に 電気化学エッチング電位供給用アルミ配線128を形成 するとともに、そのアルミ配線128とアルミ配線12 1とを電気化学エッチング電位供給用n+拡散層127 を介して接続し、アルミ配線128を用いた電気化学エ ッチングによりシリコン基板 (ウェハ) 101の所定領 域を除去してn-エピタキシャル層102によるダイア フラム部106を形成する。最後に、スクライブライン 領域を裁断してチップ化し、集積化圧力センサを製造す る。

【0009】又、図1に示すように、チップ周辺部であるダイアフラム部106の周囲には、集積回路部108 が形成され、集積回路部108にて歪ゲージ107によるホイートストンブリッジの出力信号の増幅や温度補償等の信号処理が施される。集積回路部108 は図4のバイポーラnpnトランジスタや図5のベース抵抗や図6のキャパシタや図7の薄膜抵抗等で構成されている。

【0010】図4のバイポーラnpnトランジスタは、n-エピタキシャル層102においてn+コレクタ領域109、p+ベース領域110、n+エミッタ領域11 1を形成したものである。図5のベース抵抗は、n-エピタキシャル層102にp+ベース抵抗領域112を形成し、アルミ配線113で接続したものである。図6のキャパシタは、SiO2 膜114をキャパシタ上部アルミ電極115とキャパシタ下部電極(n+拡散層)116で挟み込んだ構造をなしている。図7の薄膜抵抗は、SiO2 膜117上にCrSi等の薄膜抵抗体118を形成して、TiW等のバリアメタル119を介してアルミ配線120と接続したものである。

【0011】又、集積回路部108は単電源動作するようになっており、図1にシリコンチップ105の表面での電位供給用のアルミ配線パターンを示す。つまり、集積回路部108にはアイソレーション高電位用アルミ配線122が配置され、アイソレーション低電位用アルミ配線122が電源ラインに、アイソレーション低電位用アルミ配線122がグランドラインに直接接続されている。尚、この配線パターン上での四角形部分123、124は、AuやA1等のワイヤとのボンディング用パッド部である。

【0012】本実施例の集積化圧力センサ (一般にバイ ポーラICでも同様)においては、素子間を絶縁するた めに、図2, 4, 5, 6に示すp+ アイソレーション領 域125を設け、この領域125にチップ内のアイソレ ーション低電位用アルミ配線122を接続し、pn接合 に逆バイアスをかけている。又、図5のp+ベース抵抗 領域112や図2の歪ゲージ107等の拡散によってつ くられた抵抗は、p+アイソレーション領域125で囲 まれた領域(抵抗島という)に複数配置することがで き、このとき各抵抗間の絶縁を行なうために、さらに抵 抗島にチップ内のアイソレーション高電位用アルミ配線 121を接続している。即ち、図2のn-エピタキシャ ル層102にオーミックコンタクト用n+ 拡散層126 を設け、このn+ 拡散層126にアイソレーション高電 位用アルミ配線121を接続している。 つまり、ダイア フラム部106上は、1つの抵抗島になっており、通常 の製品としての動作時には、オーミックコンタクト用n + 拡散層126とアイソレーション高電位用アルミ配線 121によって絶縁分離されている。

【0313】尚、アイソレーション用の配線は、通常、

電源ラインやグランドラインに直接接続されるが、もともと多くの電流を流すための配線ではないので、直接、 電源ラインやグランドラインに接続せずに抵抗を介して 接続されていてもよい。

【0014】次に、このように構成された集積化圧力センサの製造方法を図8~11を用いて説明する。図8に示すように、p-単結晶シリコン基板(ウェハ)101は、結晶軸が(110)面あるいは(100)面に数度の傾き(オフアングル)を付けたものを用いる。そして、シリコン基板(ウェハ)101の上面にn-エピタキシャル層102を形成する。

【0015】引き続き、図9に示すように、p+アイソ レーション領域125を形成して各素子間をp+ アイソ レーション領域125によって絶縁分離する。さらに、 歪ゲージ(p+ 拡散抵抗層)107、オーミックコンタ クト用n+ 拡散層126、電気化学エッチング電位供給 用n+ 拡散層127を形成する。この電気化学エッチン グ電位供給用n+ 拡散層127はチップ領域とスクライ ブライン領域にわたって延設されている (図1参照)。 【0016】同様に、これらを形成する合間にチップ周 辺の集積回路部108における図4~図7の各素子を形 成する。この際、図5のベース抵抗領域112は図4の トランジスタのベース拡散工程にて同時に形成される。 又、図6のキャパシタ下部電極 (n+ 拡散層) 116は トランジスタのエミッタ拡散工程にて同時に形成され る。これらの素子形成工程内においてシリコン表面にS i O2 層129も形成される。さらに、図7の薄膜抵抗 体118はCrSiやTiW等の蒸着法やスパッタリン グ法等で形成される。

【0017】そして、図10に示すように、SiO2層 129上に、アイソレーション高電位用アルミ配線12 1及びアイソレーション低電位用アルミ配線122を形成する。又、スクライブライン領域上には、電気化学エッチング電位供給用アルミ配線128およびその他のアルミ配線をも同時に形成する。このとき、電気化学エッチング電位供給アルミ配線128とチップ内のアイソレーション高電位用アルミ配線121とが電気化学エッチング電位供給用n+拡散層127を介して電気的に接続される。このように電気化学エッチング電位供給用n+拡散層127を用いて電気接続することにより、電気化学エッチング電位供給用n+拡散層127を用いて電気接続することにより、電気化学エッチング電位供給用n+拡散層127の上にアルミ配線122を通すことが可能となる。

【0018】引き続き、SiO2 膜やSiNx 膜による パッシベーション膜130をCVD法やスパッタリング 法等によって形成する。次に、図11に示すように、p-型単結晶シリコン基板(ウェハ)101の裏面にSiNx 膜131を形成するとともにフォトエッチングにより所定のパターニングを行う。

【0019】さらに、KOH水溶液等でシリコン基板

り、これが防止される。特に、周辺回路133のインピーダンスが小さかったり、周辺回路133とアイソレーション高電位用アルミ配線121とを結線する場合にリーク電流防止用ダイオード134が必要となる。

【0029】又、図13において、アイソレーション高電位用アルミ配線121の途中にリーク電流防止用ダイオード135を配置している。これは、アイソレーション高電位がアイソレーション高電位用アルミ配線121に印加されるので、その高電位がオーミックコンタクト用n+拡散層126のみならず電気化学エッチング電位供給用n+拡散層127にも印加される。すると、チブ端面のpn接合露出部Dでリークが発生しようとする。しかしながら、リーク電流防止用ダイオード135によりそのリークが防止される。又、リーク電流防止用ダイオード135により、ウェハ状態において各チップの特性試験を行う際には、電気化学エッチング電位供給用n+拡散層127を介して全てのチップが短絡してしまうのも防止できる。

【0030】又、図13に対し図14に示すように、周辺回路133とp+アイソレーション領域125とをアイソレーション低電位用アルミ配線122で結線するが、周辺回路133とアイソレーション高電位用アルミ配線121とは結線しなくてもよい。図14が使用できる場合としては、n-エピタキシャル層102に五折間26への高電位印加することが、図13では必要でありた。しかしながら、各歪ゲージ(p+拡散抵抗層)107が別々のn-エピタキシャル層102(島)にあれば、この高電位印加は不要であり、図14の構成でもよ

いこととなる。尚、図14におけるリーク電流防止用ダイオード135の働きは図13で説明したことと同一である。

[0031]

【発明の効果】以上詳述したようにこの発明によれば、 チップの大型化を招くことなく薄肉化加工を施すことが できる優れた効果を発揮する。

【図面の簡単な説明】


- 【図1】実施例の集積化圧力センサの平面図である。
- 【図2】図1のA-A断面を示す図である。
- 【図3】ウェハの平面図である。
- 【図4】素子の断面図である。
- 【図5】素子の断面図である。
- 【図6】素子の断面図である。
- 【図7】素子の断面図である。
- 【図8】センサの製造工程を示す図である。
- 【図9】センサの製造工程を示す図である。
- 【図10】センサの製造工程を示す図である。
- 【図11】センサの製造工程を示す図である。
- 【図12】別例を示す断面図である。
- 【図13】別例を示す断面図である。
- 【図14】別例を示す断面図である。

【符号の説明】

- 101 p- 単結晶シリコン基板
- 102 半導体層としてのn-エピタキシャル層
- 106 ダイアフラム部 (薄肉部)
- 108 集積回路部
- 121 アイソレーション高電位用アルミ配線
- 127 電気化学エッチング電位供給用n+拡散層
- 128 電気化学エッチング電位供給用アルミ配線

[図2]


【図3】




t majr ma

(FJE)

【図9】



[図10]



【図12】

